- Any circuit or device can be represented in multiple forms of abstraction.
- 3 Models:
- Behavioral (가장 상위 레벨)
: Specifies only the behavior at a higher level of abstraction.
Does not imply any particular structure of technology.
=> 동작 기반 묘사단계
- Data Flow(Register Transfer Level)
: Data path and control signals are specified.
System is described in terms of the data transfer between registers.
=> 회로 동작 + RTL level : 어떤 register사용, 연결 등등을 더 설계하는 것.
- Structural(Gate Level)
: Components used and the structure of the interconnection between the components are cleary specified.
=> 실제 회로구현 단계
*Sequential Circuit - Finite State Machine
- Finite State Machine (FSM) is abstract model of describing sequential circuit.
*Finite State Machine - Moore, Mealy Machine
- Moore Machine
: input(X)이 들어오면 preState와 logic거쳐서 Next state combinational circuit에서 계산해서 nextState로 보낸다.
그 nextState를 StateRegister에서 저장해 output Combinational circuit에서 output(Z)를 계산한다.
=> 입력에 따라 다음상태가 바뀐다. - Mealy Machine
: input(X)이 들어오면 preState와 logic거쳐서 Next state combinational circuit에서 계산해서 nextState로 보낸다.
그 nextState를 StateRegister에서 저장하고 input(X)에 따라 다른 output(Z)를 계산한다.
=> 입력에 따라 다음상태와 출력이 바뀐다.
'Study > Digital System Design and Lab[Verilog]' 카테고리의 다른 글
| #6-1 Sequential Circuit Design - Finite State Machine (Mealy-circuit) (1) | 2023.10.17 |
|---|---|
| #6 Modeling Sequential Circuits(Moore, Mealy machine) (0) | 2023.10.16 |
| #5-1 Sequential Circuit Design - Finite State Machine (Moore-circuit) (0) | 2023.10.15 |
| #4-1 "IF", "Case" Statement - Counter (1) | 2023.10.15 |
| #3-2 Shift Register (0) | 2023.10.15 |