Paper/Electrical and Electrical Engineering

[논문해석] Analysis and Optimization of Switched-Capacitor DCDC Converters

얼죽아여뜨샤 2023. 7. 13. 20:42

1. 논문원문

Analysis_and_Optimization_of_Switched-Capacitor_DCDC_Converters.pdf
0.42MB

 

2. 논문해석

(0) Abstract

이 분석 방법은 스위치드 캐패시터 (SC) DC-DC 컨버터의 정상 상태 성능을 평가하여 완전히 결정합니다. 

이 분석 방법은 시뮬레이션과 실험을 통해 검증되었습니다. 

개발된 간단한 수식은 총 캐패시턴스 또는 총 에너지 저장 한계와 같은 제약 조건을 충족시키기 위해 캐패시터 크기를 최적화하고, 총 스위치 전도도 또는 총 스위치 전압-암페어 (V-A) 제품에 대한 제약 조건에 따라 스위치 크기를 최적화하는 것을 허용합니다. 

이러한 최적화를 통해 여러 스위치드 캐패시터 토폴로지를 비교하고, 다양한 응용 설정에서 스위치드 캐패시터 컨버터와 전통적인 자기 기반 DC-DC 컨버터 회로를 비교할 수 있습니다. 

중요한 점은 (전도 손실을 기준으로) 사다리식 컨버터의 성능이 중간부터 높은 변환 비율에서 전통적인 자기 기반 컨버터보다 우수하다는 것입니다.

 

(1) Introduction

이 논문은 출력 임피던스를 평가함으로써 스위치드-캐패시터(SC) DC-DC 컨버터의 정상 상태 성능을 포괄적으로 결정하는 분석 방법을 제시합니다. 

컨버터의 출력 임피던스는 저항성을 가지며 주파수에 따라 변동하며, 두 가지 서로 다른 비례한 한계값을 보입니다. 

한계값 중 하나는 저항성 경로에 의해 지배되며, 다른 한계값은 이상적인 캐패시터 사이의 전하 이동에 의해 지배됩니다. 

본 논문에서는 이 두 가지 한계에 대한 네트워크 이론적인 분석 방법을 도입하여, 다양한 SC 컨버터의 효율성과 출력 규제를 부하의 함수로 평가할 수 있게 합니다. 

이 분석 방법은 시뮬레이션과 실험을 통해 검증되었습니다.

 

이 논문에서 제시된 포괄적인 분석 및 설계 계산은 새로운 내용입니다만, [1]의 선구적인 연구와 연결됩니다. 

[1], [2]에서는 공로로 DC-DC 컨버터의 공로 변환 비율을 계산하기 위한 네트워크 이론적인 수식을 제공하고 출력 임피던스를 계산하기 위한 복잡한 방법을 제시했습니다. 

[1]과 다른 이전의 연구들 [3]~[7]은 대부분 단일 컨버터 토폴로지에 대한 성능 분석 (즉, 출력 임피던스 계산)에 중점을 두었습니다.

 

이 간단한 공식은 총 커패시턴스나 총 에너지 저장 한계와 같은 제약 조건을 충족하기 위해 커패시터 크기를 최적화하는 것을 가능하게 하며, 총 스위치 전도도나 총 스위치 볼트-암페어(V-A) 제품에 대한 제약 조건을 갖는 스위치 크기를 최적화하는 것도 가능하게 합니다. 

이러한 최적화는 대표적인 switched-capacitor 토폴로지 집합에 대해 수행됩니다. 

이러한 최적화는 여러 switched-capacitor 토폴로지 간의 비교 및 SC 컨버터와 전통적인 자기 기반 DC-DC 컨버터 회로 간의 비교를 가능하게 합니다. 

중간에서 높은 변환 비율에서, ladder-type 컨버터의 성능(전도 손실을 기반으로 한)이 전통적인 부스트 컨버터보다 우수하다는 것을 알 수 있습니다.

 

(2) Switched-Capacitor Converter Impedance Analysis

그림 1의 모델에서 변환기는 부하가 없는 상태에서 이상적인 직류 전압 변환 비율을 제공하며, 모든 변환 손실은 출력 임피던스를 통한 전압 강하로 나타납니다. 

이는 커패시터의 충전 및 방전 손실과 전도 손실을 포함한 저항성 출력 임피던스에 기인합니다. 

짧은 회로 전류와 기생 커패시턴스로 인한 추가적인 손실, 그리고 게이트 구동 손실은 모델에 포함될 수 있습니다. 

그러나 이러한 효과들은 일반적으로 응용 및 구현에 따라 다르므로 여기에서는 고려하지 않습니다. 

얻은 통찰력은 기생 커패시턴스의 효과를 모델링하는 데에 활용될 수 있습니다. 

현재의 목표는 일반적인 분석 및 설계 프레임워크를 제공하는 것입니다.

 

그림 1의 저주파 출력 임피던스는 최대 변환기 전력을 설정하고, 최소 효율 목표에 의해 제한되며, 오픈루프 부하 조절 특성을 결정합니다. 

출력 임피던스에는 두 가지 측정한 한계값이 존재하는데, 이는 스위칭 주파수와 관련이 있습니다. 

천천히 스위칭 한계 (SSL) 임피던스는 스위치 및 다른 전도성 상호 연결이 이상적이며, 입력 및 출력 소스 및 커패시터 사이에서의 전류가 순간적으로 흐르는 것으로 가정되어 전하 이동으로 모델링됩니다. 

SSL 임피던스는 스위칭 주파수의 역수에 비례합니다. 

빠른 스위칭 한계 (FSL)는 스위치, 커패시터 및 상호 연결에 관련된 저항이 우세하고, 커패시터가 사실상 고정된 전압원으로 작용할 때 발생합니다. 

FSL에서 전류는 주파수에 독립적인 분포적으로 일정한 패턴으로 흐릅니다.
이 논문에서 고려된 변환기 집합은 이상적인 커패시터, 저항성 스위치 및 입력 및 출력 전압원으로 구성된 이상적인 이중위상 변환기로 제한됩니다. 

이중위상 변환기는 두 가지 구성 간에 교대로 스위칭합니다. 

그러나 본 논문은 구체적인 회로가 잘 정의된 이중위상 변환기인지 여부를 판단하기 위해 필요한 더 근본적인 위상 조건을 다루지 않습니다. 

대신, 논문은 고려 중인 회로가 모두 잘 정의된 이중위상 동작을 가진다고 가정합니다.

참고문헌 [1], [2]은 잘 정의된 이중위상 SC DC-DC 회로의 구성에 대한 위상적인 질문을 다루기 시작하지만, 주어진 특성화는 완전하지 않습니다.

 

A. Slow-Switching Limit Impedance

 

Slow-switching limit(SSL) 임피던스 분석에서는 스위치, 커패시터, 그리고 상호 연결의 유한한 저항이 무시됩니다.

어떤standard non-degenerate two-phase SC con- verter에 대해서도 두 개의 전하 곱수 벡터(charge multiplier vectors)a^1 and a^2가 유도될 수 있습니다.

Charge multiplier vector는 스위치가 닫히고 스위칭 커패시터 회로의 각 상태가 시작될 때 발생하는 전하 흐름에 해당합니다.

각 Charge multiplier vector의 원소는 특정 커패시터 또는 독립적인 전압 소스에 해당하며, 출력 전하 흐름과 관련하여 정규화된 전하 흐름을 나타냅니다.

[1]에서 설명한 것처럼, 전하 곱수 벡터는 각 토폴로지 상태의 KCL(저항군(Kirchhoff's Current Law)) 제약 조건과 각 커패시터에 대해 두 전하 곱수 양이 서로 같고 반대라는 제약 조건을 이용하여 유일하게 계산될 수 있습니다.

전하 곱수 벡터는 다음과 같이 정의됩니다:

각 요소는 스위칭 주기의 페이즈 1 동안 각 요소로의 전하 이동 비율을 전체 주기 동안 출력으로 전달된 전하에 대한 비율로 나타냅니다. 

만약 페이즈 1에서 어떤 요소로로 전하가 이동한다면, 해당 벡터 내 항목은 양수가 됩니다. 

페이즈 2에 대해서도 동일한 방식으로 정의되는 a^2벡터가 있습니다.

Charge multiplier vector는 각각 출력, 캐패시터 및 입력 요소로 나눌 수 있습니다.

이렇게 하면 각 벡터 내의 항목은 해당 요소로로 전하 이동을 나타냅니다.

Fig. 2의 사다리 네트워크 예제의 경우, Charge multiplier vector는 네트워크 분석을 통해 키르히호프의 전류 법칙(KCL)을 사용하여 구할 수 있습니다.

이 예제와 저자들이 마주치는 다른 모든 예제에서 Charge multiplier vector는 쉽게 확인할 수 있습니다 (Fig. 3에서).

입력 소스로부터의 전하가 페이즈 2 동안 C4로 흐릅니다. 페이즈 1에서 그 전하는 C3로 이동합니다. 교대로 발생하는 각 페이즈를 고려함으로써 각 구성 요소의 전하 흐름을 찾을 수 있습니다.

 

각 Charge multiplier vector에서 첫 번째 구성 요소는 출력 전하 흐름에 해당하므로 이 두 구성 요소의 합은 항상 1이어야 합니다.

각 충전 곱셈자 벡터의 마지막 구성 요소는 입력 소스로의 전하 흐름에 해당하며, 이 예제에서는 페이즈 2에서만 0이 아닌 값입니다.

Charge multiplier vector, 캐패시터 특성 및 스위칭 주파수는 SSL 조건에서 출력 임피던스를 결정하는 데 필요한 유일한 데이터입니다. 여기서 개발된 계산은 Tellegen의 정리 [9]에 기반하며, 이 정리는 어떤 네트워크에서든 KVL을 만족하는 브랜치 전압의 어떤 벡터가 KCL을 만족하는 브랜치 전류 (또는 동등하게 전하 흐름) 벡터와 직교함을 말합니다.

이 정리는 두 상태에서 적용됩니다.

첫째, 주기적인 정상 상태에서 작동하는 두 페이즈의 스위치드 캐패시터 컨버터에서 입력이 단락되고 출력이 독립적인 DC 전압 소스에 연결되어 있습니다.

그런 다음 단일 독립 소스로의 전하 흐름량 (또는 평균 전류 흐름량)이 출력 임피던스를 정의합니다.